60 OUTPUT CIRCULAT

(11) 2-112317 (A)

PURPOSE: To suppress undershooting and overshooting and to prevent the maltraction of a logical circuit thereafter by making more dominant the operation of a first transistor(TR, than the operation of a second TR, and making larger

of a first transistor(TR, than the operation of a second TR, and making larger the effect of an output terminal.

ONSTITUTION: An inverted input signal to an inverter # composed as an output bafter is inputted to the gate between an Nichannel MOS TR 4 and # Pichannel MOS TR, which are reversely connected in series between two power sources, and the output of its contact point and the inverter # is connected to an output terminal \$. Thus, a sharp leading edge and trailing edge of the output signal over prevent it and the undershooting and overshooting of the colpus waveform can be prevented for colling the last colling and overshooting of the colpus waveform thereafter.



It input signal, 2 for a more corpor. Proximel MOS transistor. It second backarine MoS transistor. a, power source

THIS PECT BLANK DEPTO

⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2−112317

⑤Int.Cl.³
H 03 K

17/16 17/687 19/0185

19/0948

識別記号 庁内整理番号

Н

庁内整理番号 8124-5 J

母公開 平成2年(1990)4月25日

8326-5 J 8326-5 J 8214-5 J

H 03 K ·19/00 19/094 101 D

17/687 審査請求 未請求 請求項の数 1

· 女 1 (全5頁)

劉発明の名称 出力回路

②特 頭 昭63-265387 ②出 顕 昭63(1988)10月20日

⑰発明者 青木

康 子

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人 弁理士 内 原 晋

明 細 曹

1. 発明の名称 出力回路

2. 特許請求の範囲

のNチャンネルトランジスタのソース又はドレインの他方及び前記第1のPチャンネルトランジスタのソース又はドレインの他方に接続された出力 第子とを有することを特徴とする出力回路

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は相補型MOS集積回路に関し、特に出力回路に関する。

[従来の技術]

従来の出力回路の等価回路図を第3図に示す。 従来の出力回路は、入力信号1をインパータ15 で受け、そのインパータ15でPチャネルMOS トランジスタ6とNチャネルMOSトランジスタ 7を直列に接続したCMOSインパータを駆動し、 このインパータの出力に出力端子8を接続すると いう構成になっていた。

[発明が解決しようとする課題]

上述した従来の出力回路において要求された電 流路動能力を満足できるよう、出力バッファを構 成するPチャネルMOSトランジスタ6とNチャネルMOSトランジスタ7のチャネル幅を十分大きく設定する。このとき、出力信号は急激に立上り、立下りし、出力変化の初めに大電流が流れ、出力波形にアンダーシュート、オーバーシュートが生じその後の論理回路に誤動作の要因を与えるという欠点がある。

〔課題を解決するための手段〕

本発明は、出力パッファとして構成しているインパータへの入力の反転信号を2つの電源間に逆に直列接続したNチャネルMOSトランジスタと PチャネルMOSトランジスタのゲートに入力し、その接続点とインパータの出力を出力端子と接続している。

すなわち、本発明の出力回路は、ソースを電源 (+)に接続し、バックゲートを電源(-)に接続したNチャネルMOSトランジスタ、ソースを電源 (-)に接続し、バックゲートを電源(+)に接続したPチャネルMOSトランジスタ、入力信号を受けるゲート回路及びその反転信号を出力するイン バーク、出力パッファを構成するアチャネルMOSトランジスタとNチャネルMOSトランジスタを 直列に接続したインパータ回路、このインパータ 回路の出力と前述のNチャネルMOSトランジスタのドレインとアチャネルMOSトランジスタのドレインとに接続された出力端子を有している。 〔実施例〕

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例の等価回路図である。 入力信号を受けるゲート回路としてインパータを 使用した例で、1が入力信号、2が入力信号を受ける第1のインパータ、3は第1のインパータ 2 の出力を受ける第2のインパータで、2 の出力を受ける第2のインパータではました第1 のNチャネルMOSトランジスタ4と、投統しトに ででである。第(-)、パックゲートを電源(+)に接続リートに で源(-)、パックゲートを電源(+)に接続リートに 1のPチャネルMOSトランジスタ6と第2のNチャネルMOSトランジスタ7を直列に接続して構成

るインパータの入力に第2のインパータ3の出力 を接続し、このインバータの出力と第1のNチャ ネルMOSトランジスタ4のドレインと第1のP チャネルMOSトランジスタ5のドレインとを接 親し、さらにこの接続点に出力端子8を接続する。 ここでNチャネルMOSトランジスタ4、P チャネルMOSトランジスタ5を要求された電流 駆動能力を満足できるgmになるように設定し、 PチャネルMOSトランジスタ 6、NチャネルMOSト ランジスタ7のgmを例えばその0.4倍になるよ う設定、またインバータ2,3も各MOSトラン ジスタ4,5.6,7を駆動できるgmに設定し た場合の動作について説明する。まず入力信号1 がロウレベルからハイレベルへ変化した場合を考 えてみると、インパータ2の出力はハイレベルか らロウレベルへ、インパータ 3 の出力はロウレベ ルからハイレベルへと変化し、第1のNチャネル MOSトランジスタ4、第2のMOSトランジス タ6は急速にオフし、第1のPチャネルMOSト ランジスタ 5、第 2 のNチャネルMOSトランジ

スタ7は急速にオンする。このとき第1のNチャネルMOSトランジスタ4とPチャネルMOSトランジスタ5の接続点を第2のPチャネルMOSトランジスタ6、NチャネルMOSトランジスタ7の接続点と切り難して考えると第1のPチャネルMOSトランジスタ5のドレインの電位とホールド電位分、電源(-)より上がったに位かとトランジスタ7の点は第2のPチャネルMOSトランジスタ7の接続されているため出力端子8の電位は電源(-)の電位まで下がる。

一方、入力信号 1 がハイレベルかちロウレベル に変化する場合は、インパータ 2 の出力はロウレ ベルからハイレベルへ、インパータ 3 の出力はハ イレベルからロウレベルへと変化し、第 1 の N チャキルMOSトランジスタ 4、第 2 の P チャネルMOSトランジスタ 6 は急速にオンし、第 1 の P チャネルMOSトランジスタ 5、第 2 の N チャネルMOSトランジスタ 7 は急速にオフする。入 力信号1がロウレベルからハイレベルに変化する場合と同様に、第1のPチャネルMOSトランジスタ4のドレイン電位はパックゲートがかかった状態でのスレシュホールド電位分電源(+)から下がった電位となるが、第2のPチャネルMOSトランジスタ6のドレインとも接続されているため、出力端子8の電位は電源(+)まで上がる。

入力信号1の変化に対し、どちちの場合も、第2のPチャネルMOSトランジスタ6、NチャネルMOSトランジスタ7の8mが第1のNチャネルMOSトランジスタ4、PチャネルMOSトランジスタ5の0.4倍と数定しているため出力等子8の電位の変化は第1のNチャネルMOSトランジスタ5の動作が、第2のPチャネルMOSトランジスタ6、NチャネルMOSトランジスタ7の動作よりも支配的となり、第1のNチャネルMOSトランジスタ5の電位のシュート。オーバーシュートを抑えることができ

ジスタ7の動作より支配的に動作させ、出力爆子 8への影響を大きくすることにより、アンダー シュート,オーバーシュートを抑え、その後の論 理回路の誤動作を防ぐことができる。

第2図は本発明の他の実施例の等価回路図であ る。一実施例と同様に、入力信号1をインパータ 15を介して反転した信号と、制御信号9をイン パータ10を介して反転した信号を入力とする NAND回路11の出力をインバータ13を介し 反転し、その信号をソースを電源(+)、パック ゲートを電原(-)に接続した第1のNチャネルMOS トランジスタ4のゲートに接続し、入力信号1を インパータ15を介して反転した信号と制御信号 9を入力したNOR回路12の出力をインパータ 14を介し反転した信号をソースを電源(-)、 パックゲートを(+)に接続した第1のPチャネル MOSトランジスタ5のゲートに接続する。また NAND回路11の出力を第2のPチャネルMOS トランジスタ6のゲートに接続し、NOR回路12 の出力を第2のNチャネルMOSトランジスタの

る.

次に、本実施例の効果を従来の技術と比較しながら説明する。第1のNチャネルMOSトランジスタ5のま皿に対し、第2のPチャネルMOSトランジスタ6、NチャネルMOSトランジスタ7のま皿を0.5~0.2 倍まで変化させ、回路シミュレーション(SPICE)を行った結果、アンダーシュートの減少具合を第4回に、シミュレーション波形を第5回にそれでは、カーションな形を第5回にそれでは、カーショートを半分以下に抑えることができる。

このように、ソースを電源(+)、バックゲートを電源(-)に接続した第1のNチャネルMOSトランジスタ4とソースを電源(-)、バックゲートを電源(+)に接続した第1のPチャネルMOSトランジスタ5の動作を出力端子8に対し、従来の出力パッファを構成していた第2のPチャネルMOSトランジスタ6とNチャネルMOSトラン

ゲートに接続し、第1のNチャネルMOSトラン ジスタ4のドレインと第1のPチャネルMOSト ランジスタ5のドレインと第2のPチャネルMOS トランジスタ 6 とNチャネルMOSトランジスタ 7の接続点とを接続し、さらに出力端子8を接続 する。制御信号9がロウレベルのとき、一実施例 と同様の動作となる。逆に制御信号9がハイレベ ルのとき、NAND回路11の出力はハイレベル、 インパータ13の出力はロウレベル、NOR回路 12の出力はロウレベル、インパータ14の出力 はハイレベルとなり、第1のNチャネルMOSトラ ンジスタ 4、第1のPチャネルMOSトランジス タ5、第2のPチャネルMOSトランジスタ 6、 第2のNチャネルMOSトランジスタ7は全てオ フし、出力端子をハイ・インピーダンス状態にす ることができる。

(発明の効果)

以上、説明したように入力信号を受けるゲート 回路の出力を、ソースを電源(+)に接続し、パッ クゲートを電源(-)に接続した第1のパチャネル

特別平2-112317(4)

MOSトランジスタのゲートと、ソースを電源 (-)、バックゲートを電源(+)に接続した第1の PチャネルMOSトランジスタのゲートに接続し、 入力信号を受けるゲート回路の出力を入力したイ ンパータの出力を第2のPチャネルMOSトランジ スタと第2のNチャネルMOSトランジスタを直 列に接続して構成するインパータの入力に接続し、 この出力と第1のNチャネルMOSトランジスタの ドレインと第1のPチャネルMOSトランジスタ のドレインとに出力端子を接続し、第1のPチャ ネルMOSトランジスタと第1のNチャネルMOS トランジスタのgmを第2のPチャネルMOSト ランジスタと第2のNチャネルMOSトランジス タのgmより大きくして、ソースを電源(+)、 パックゲートを電源(-)に接続した第1のNチャ ネルMOSトランジスタとソースを電源(-)、 パックゲートを電源(+)に接続した第1のPチャ ネルMOSトランジスタの動作を出力端子に対し、 従来の出力パッファを構成していた第2のPチャ **オルMOSトランジスタとNチャネルMOSトラ**

御信号、10……インバータ、11……NAND 回路、12……NOR回路、13……インバータ、 14……インバータ、15……インバータ。


代理人 弁理士 内 原 音

ンジスタの動作より支配的に動作させ、出力端子への影響を大きくすることにより、アンダーシュート,オーパーシュートを抑え、その後の論理回路の誤動作を防ぐことができるという効果がある。


4. 図面の簡単な説明

第1図は本発明の一実施例の等価回路図、第2 図は本発明の他の実施例の等価回路図、第3図は 従来の実施例の等価回路図、第4図は回路シミュ レーション (SPICE) を行った結果の g m 比に 対するアンダーシュートの割合を示すグラフ、第 5 図は回路シミュレーションを行った結果のシミュレーション波形図である。


1 ······ 入力信号、 2 ······ 第 1 のインパータ、 3 ······ 第 2 のインパータ、 4 ······ 第 1 の N チャネルM O S トランジスタ、 5 ····· 第 2 の P チャネル M O S トランジスタ、 6 ······ 第 2 の P チャネル M O S トランジスタ、 7 ······ 第 2 の N チャネル M O S トランジスタ、 8 ······ 出力端子、 9 ····· 制




年 1 図



特閒平2-112317 (5)



第 3 図



THIS PAGE BLANK (USPTO)